{{img:tion270_small.jpg|Процессорный модуль Тион270}} {{img:sirius270_small.jpg|Отладочная плата Сириус270}}

====== Процессорный модуль Тион270 ======
  * На базе процессора Marvell PXA270
  * [[tion270_memory_addr|Адреса памяти]]

====== JTAG ======
  * [[adapters:jtag|Адаптер JTAG]]
  * [[openocd|OpenOCD]]

На Сириус270 установлена буферная ИМС на JTAG интерфейс, поэтому,
если фирменного ARM-JTAG адаптера (Wiggler) нет в наличии, его можно
попытаться изготовить самостоятельно. Для этого потребуются разъём
FC-26P и разъём DB25M, которые необходимо соединить плоским шлейфом по схеме
(на Сириус270 после rev 1.0 расположение сигналов на J7 изменено для соответсвия 20-ти
выводному JTAG-разъёму):

^LPT	^J7\\ Сириус270 rev 1.0	^J7\\ Сириус270 rev 1.1	^ Сигнал	^
|2	|26			|15			|RES_OUT#	|
|3	|7			|7			|TMS	|
|4	|5			|9			|TCK	|
|5	|3			|5			|TDI	|
|6	|1			|3			|TRST#	|
|11	|23			|13			|TDO	|
|18---25|10, 12, 14,\\ 16, 18, 20,\\ 22, 24 |4, 6, 8,\\ 10, 12, 14,\\ 16, 18, 20 |GND	|

Сигнал ''RES_OUT#'' нужно дополнительно проинвертировать. Это можно
сделать одним из способов:

  - Установив логический инвертор с использованием транзистора в коробке DB25M
  - Проведя небольшую "операцию" на плате Сириус270:
    - Выпаять резистор R7 и
    - Замкнуть выводы 1, 3 транзистора Q1
  - FIXME Изменив исходный код OpenOCD?

====== Отладочная плата Сириус270 ======

  * Напряжение питания 9..12 В (постоянное, плюс в центре разъёма)
  * Кнопки:
    * SW1 --- включение/выключение питания
    * SW2 --- сброс
    * SW3 и J44 (обычно замкнут) --- на VDD_FAULT# процессора (через PB_IN/PB_OUT ИМС TPS65020 проц. модуля)
  * Светодиоды 5 В и 3.3 В

===== Плата ревизии 1.1 =====

Маркировка на плате ''Carrier Board for DWL-PXA-XXX SOM Rev: 1.1''

==== Отличия от ревизии 1.0 ====
  - Удалены буферные ИМС U4 --- U8 шин адреса, данных и управляющих сигналов разъемов J4, J12, J13
  - Исправлено Замечание 1 платы ревизии 1.0 (ориентация портов A и B)
  - VGA интерфейс изменен на 16-ти битный (был 18-ти битный)
  - TFT интерфейс на разъеме J11 изменен на 16-ти битный (был 18-ти битный)
  - Удалены разъемы J9 (TFT-интерфейс), J35 (интерфейс сенсорной панели)
  - Добавлен разъем J47 (интерфейс сенсорной панели, сверхплоский шлейф, шаг 1 мм)
  - Перемычка J24 (включение ИМС U12 физ. уровня RS485) заменена J48: 1-2 --- управление приемом сигналом BT_CTS; 2-3 --- включена; снята --- выключена
  - Добавлен инвертор U20 для сигнала BT_RTS
  - Разъем J45 PS/2 клавиатуры и мыши не устанавливается (и связанные элементы)
  - Разъем J7 изменен для соответствия 20-ти выводному JTAG-разъему (например, Wiggler)
  - Разъемы для сверхплоских шлейфов J2 (GPIO), J3 (JTAG, односторонний шлейф) устанавливаются с нижними контактами
  - Добавлен разъем J46 (5 В, выход, для питания TFT-дисплеев)

==== Замечания ====

1. Для соединения JTAG-интерфейса процессорного модуля Тион270 требуется //односторонний// сверхплоский шлейф (разъём J3).

----


===== Плата ревизии 1.0 =====

Маркировка на плате ''Carrier Board for DWL-PXA-XXX SOM Rev: 1.0''

==== Замечания ====

1. Рядом с ИМС U1 (преобразователь уровня с двойным питанием) установлен инвертор для сигнала RD/WR#, так как порты A и B преобразователя должны быть переставлены местами.

FIXED Исправлено в ревизии 1.1.

----

2. Для соединения JTAG-интерфейса процессорного модуля Тион270 требуется //двухсторонний// сверхплоский шлейф (разъём J3).

----

3. Нет EPROM для хранения MAC-адреса. MAC-адес можно устанавливать в скриптах инициализации.

Значение переменной ''ethaddr'' загрузчика [[u-boot|U-Boot]] может быть получено программой ''fw_printenv''.

----

4. На некоторых платах вместо //одноканального// ключа питания USB U10 TPS2041 установлен //двухканальный// ключ питания USB TPS2042, с удалёнными выводами второго канала (т.о. получая одноканальный ключ).

----

5. Для работы интерфейса RS-485 требуется программное управление сигналом BT_RTS для разрешения передачи.

----